Il variatore è diventato asincrono
-
⁇
-
In: Olof Kindgren
-
-
-
La verifica in UVM è stata molto utile poiché il variatore ha ricevuto supporto per la pianificazione dinamica.
Ci sono molti framework di convalida oggi che consentono agli utenti di scrivere i propri test su qualsiasi cosa, da C++ a Python. Ma per chiunque si attenga a Verilog e abbia installato l’ambiente UVM, ci sono ancora opportunità di miglioramento.
UVM è attualmente il framework più popolare per la verifica della logica digitale. È open source ma richiede un simulatore proprietario perché nessun simulatore aperto ha un supporto sufficiente per il sistema Verilock.
C’è un grande interesse nel campo dell’utilizzo del simulatore Verilock più veloce del mondo, il Verilator, in combinazione con UVM come open source.
In precedenza, Verilater gestiva solo gli eventi di sincronizzazione dell’orologio completi, ma di recente il supporto per la pianificazione dinamica ha compiuto un passo importante in quella direzione quando supporta ritardi di segnale simulati ed eventi asincroni.
Alberto Grassi è autore per Tecnosuper.net e si occupa di notizie, attualità, tecnologia, economia, politica, sport, intrattenimento e lifestyle. Il suo lavoro è orientato a offrire informazioni chiare, verificate e facilmente comprensibili, con particolare attenzione ai temi che hanno un impatto concreto sulla vita quotidiana dei lettori. Attraverso un approccio equilibrato e informativo, segue gli sviluppi più recenti e racconta storie rilevanti, aiutando il pubblico a comprendere meglio eventi, tendenze e novità di interesse generale.
